인터포저 구현 방법

인터포저의 일반적인 접근법은 ① Die 와 Die 간 라우팅을 위해 고밀도 재배선층을 결합한 다음 , ② BGA기판 내에서 다소 완화된 수준의 라우팅을 수행한다. 2.5D실리콘 인터포저 , FO MCM 또는 EMIB (Embedded Multi die Interconnect Bridge) 등의 솔루션이 고밀도 재배선층을 활용하고 Flip chip 형태로 더 큰 BGA 기판에 장착된다. 이러한 개념은 2017 년 부터 상용화됐고, 실리콘 인터포저, 3D TSV, FO MCM, Intel EMIB 등으로 발전하고 있다. 

모든 인터포저는 Die 와 Die 간 10,000개 이상의 연결을 가능하게 하는 미세 패턴 솔루션을 제공한다. 현재 GPU/CPU/ASIC 등과 메모리 , 송수신칩을 결합하는 패키지에 사용된다. 다만, 비싼 원가, 복잡한 조립 및 테스트 , 제한된 인터포저 공급능력 등이 극복 과제다.

인터포저 원가가 과제

원가 측면에서 본다면, TSV 공정을 포함한 수동 실리콘 인터포저 원가는 대략 ㎟ 당 5 센트로 파악된다. 이러한 원가 부담을 안고 복수 Die 전체 크기에 해당하는 대면적 실리콘 인터포저를 수용할 제품은 많지 않을 것이다 CoWoS (Chip on Wafer on (Chip on Substrate) 기술로 실리콘 인터포저 패키지 시장을 선도하고 있는 TSMC 도 저원가 대안 기술 CoWoS L) 로서 유기 재배선층 인터포저를 사용하는 방식을 선보였다 CoWo S L 은 부분적인 실리콘 인터포저를 유기 재배선층 인터포저에 통합하는 기술이다

우리는 반도체 후공정 산업의 성장이 가속화될 것으로 판단한다. 2010년대 초반 스마트폰 산업의 고성장으로 인해 주목받았던 후공정 산업은 2015년 이후 스마트폰 산업의 침체, 파운드리 기업들의 수직 계열화 등으로 인해 성장세가 둔화되고, 수익성도 낮아졌다. 하지만, 최근 파운드리 공정 기술이 5나노 미만으로 초미세화되고, 반도체 칩의 입출력(I/O) 개수가 급격히 증가함에 따라 후공정 산업이 재차 주목받고 있다.

이런 최첨단 공정을 활용해 완성된 칩 다이(Die)를 후공정하기 위해서는 수백 개에서 1000개 이상의 I/O가 필요하고, 현재 상용화된 범프(Bump) 볼의 피치 간격은 350 마이크로미터 이상이다. 이에 따라 최근 AP(Application Processor)에 주로 활용되는 패키징 기술은 FO(Fan Out) 기술인데, 각각의 칩을 모두 FO로 패키징 하면 칩이 차지하는 면적이 너무 커진다. 

그래서 고안된 것이 SiP(System in Package)이다. SiP는 여러 종류의 칩을 하나의 패키지 안에 각종 수동 소자와 함께 구현한 것을 의미한다. 기존 SoC(System on Chip)는 모든 기능의 블록을 단일 칩으로 구현한 것이라면, SiP는 여러 블록을 개별적인 칩으로 구현한 후 패키징하는 것이다. 이런 SiP 기술이 더욱 발전하여 칩을 여러 층으로 쌓게 되는 것을 2.5D 혹은 3D Stacking이라고 일컫는다.

이러한 SiP 이상의 패키징 기술을 Advanced Packaging(이하 AP)이라고 부르는데, 전세계 AP 시장 규모는 2016년 230억 달러에서 2025년 422억 달러로 연평균 7% 성장할 것으로 전망된다. 전체 후공정 시장에서 AP가 차지하는 비중 역시 2016년 41%에서 2025년 49%로 높아질 것이다. 후공정 기업들 중 AP를 잘 다루느냐 아니냐에 따라 수익성이 크게 달라질 것으로 판단한다. 일부 파운드리 기업들은 추가적인 부가가치 창출을 위해 내부에서 후공정 사업을 영위할 수도 있을 것이다

후공정 업계의 지형 변화 

2015년 중국 JCET가 STATS ChipPAC을 인수했다. 당시 ASE와 SPIL의 점유율은 올라가는 반면, Amkor와 STATS ChipPAC의 점유율은 하락하고 있었는데, 이는 ASE와 SPIL이 스마트폰 시장 대응에 성공하면서 퀄컴과 미디어텍의 통신 칩 물량이 많아졌기 때문이다.

또한, ASE는 기존 와이어 본딩에서 금 도금을 구리 도금 방식으로 변화를 주면서 원가 경쟁력을 확보했다. 이로 인해 STATS ChipPAC의 매출총이익률은 다른 경쟁사 대비 크게 악화되었고, 반도체 굴기를 꿈꾸던 중국 정부의 힘을 등에 업고 당시 6위였던 JCET에 인수되고 말았다말았다. JCET는 STATS ChipPAC 인수를 통해 AP기술을 획득했다.

그럼에도 불구하고, JCET의 수익성은 지속적으로 하락했다. 2017년 이후 시장 점유율이 정체되거나 하락했고, 중국 스마트폰용 통신칩 수요가 감소했으며, 2019년부터는 미국정부의 중국 제재로 인해 중국 반도체 산업이 침체되었기 때문이다. ASE는 2016년 SPIL을 인수하면서 세계 최대 후공정 기업으로 거듭났다. 당시 중국 칭화유니가 먼저 SPIL을 인수하려고 시도했지만시도했지만, 결국 SPIL 인수 경쟁은 대만 후공정 기업 간에 몸집 불리기로 막을 내렸다.

전세계 후공정 업계의 지형 변화가 거의 마무리됨에 따라 상위 Big3 기업 중심의 성장이 가속화될 것으로 판단한다. 최첨단 후공정 기술은 거대한 자본력을 필요로 하고, 고부가 파운드리 고객 역시 TSMC와 삼성전자 중심으로 재편되었기 때문이다. 후공정 Big3 기업의 시장 점유율은 2012년 52%에서 2020년 66%로 크게 확대되었다.

Ibiden : FC-CSP 점유율 상실 Intel향 FC-BGA 비중 확대

Ibiden의 기판 사업은 과거 위기를 겪었다. 북미 스마트폰 고객사의 SLP(Substrate-Like PCB) 채택으로 인해 FC-CSP를 공급하던 Ibiden은 점유율을 크게 상실했기 때문이다. FY16년 Electronics 부문 매출액이 전년대비 33% 감소했고, 영업이익은 적자 전환했다. PCB 매출은 FY16년 전년동기대비 47% 감소하며 적자폭을 확대했으나, FY17년 이후 서버향 인터포저(Interposer) 매출 증가로 적자폭을 축소했다. 한편, FC-BGA는 10% 내외의 안정적인 수익성으로 부문 영업이익의 주축으로 자리매김했다. FY18년 매출액 735억엔으로 전년대비 14% 증가했는데, 기존의 북미 CPU 고객사향 매출에 서버향 매출이 크게 증가했기 때문이다.

Shinko : 패키지 부문 수익성 개선 기대 

IC Package 부문은 15년 2분기(FY 기준) 영업이익률 9.2%를 시현한 이후 수익성이 급격히 악화되어 FY16년과 FY17년에는 적자를 기록했다. CPU향 FC-BGA 매출 감소로 인해 모바일향 FC-CSP 비중이 확대되는 상황에서 CAPA 증설로 인한 가격 경쟁이 발생했기 때문이다. 19년 1분기(FY 기준) 영업이익 -1억엔(YoY 적자전환, QoQ 적자전환)으로 부진했는데, 향후 수익성이 빠르게 개선될 것으로 전망한다. 근거는 1) PC 출하량 역성장 완화 및 데이터센터향 수요 증가로 FC-BGA 수요 회복이 감지되었고, 2) 일본 업체들의 FC-BGA CAPA 확대 과정에서 FC-CSP 생산능력이 감소해 수급 정상화가 기대되기 때문이다.